阅读量:0
怎么理解 fpga的查找表 与cpld的乘积项
FPGA（现场可编程门阵列）和CPLD（复杂可编程逻辑器件）是两种常见的数字逻辑器件，它们在内部架构和工作原理上有着一些显著的区别。理解FPGA的查找表（LUT，Lookup Table）和CPLD的乘积项（Product Terms）的基本概念和区别，对设计和优化数字逻辑电路有很大的帮助。
FPGA的查找表 (Lookup Table, LUT)
FPGA的基本构建模块是查找表（LUT）。
工作原理
- 定义及结构: FPGA的LUT是一个小型的存储器，用于实现组合逻辑。通常，FPGA LUT有一个小的输入集，一般是4至6个输入，能够实现任意的布尔函数。
- 组合逻辑实现: LUT通过存储预先计算好的输出值来实现组合逻辑。对于给定的输入组合，LUT会输出预先存储的结果。
- 灵活性和编程: LUT极其灵活，能够根据需要编程为不同的逻辑函数，通过编程输入到FPGA的逻辑单元内。
优点
● 高度灵活，能够实现各种复杂的组合逻辑。
● 配置非常简单。
缺点
● LUT数目有限，过于复杂的逻辑可能需要多个LUT级联，增加延迟。
例如，针对一个具有三个输入的LUT，可以表示如下的布尔函数：
CPLD的乘积项 (Product Terms)
CPLD的基本构建模块是基于乘积项的逻辑结构。
工作原理
- 定义及结构: CPLD结构通常由多个宏单元（Macrocell）构成，这些宏单元使用乘积项来实现逻辑功能。
- 归约与求和: CPLD将输入信号进行逻辑归约，通过生成乘积项（与项）与求和项（或项）来实现逻辑函数。
- 固定结构: 各个宏单元内的乘积项数目是固定的，这对编程和规划提出了挑战。
优点
● 逻辑延迟较小且较为恒定，因为乘积项的数目是固定的。
● 适合实现简单、确定性逻辑功能。
缺点
● 某些情况下，可能需要使用更多的资源来实现复杂的逻辑功能。
● 灵活性比LUT低。
例如，宏单元内乘积项可以表示为布尔函数：
总结
● 查找表 (LUT): 主要用于FPGA，实现任意布尔函数。通过存储预先计算的结果来达到灵活的逻辑实现。
● 乘积项 (Product Terms): 主要用于CPLD，通过固定结构的逻辑阵列来实现逻辑函数，适合于实现确定性和固定结构的逻辑功能。
理解这些基本概念和他们之间的差异，有助于根据具体的设计需求选择合适的器件和设计复杂的数字电路
